Huawei เปิดตัวเทคโนโลยีชิปใหม่ ลุยเป้าหมายเทียบชั้น 1.4 นาโนเมตร ภายในปี 2031

เมื่อกฎของมัวร์ (Moore’s Law) ที่เน้นการลดขนาดทรานซิสเตอร์กำลังเดินมาถึงขีดจำกัดทางฟิสิกส์และต้นทุน ประกอบกับกำแพงมาตรการคว่ำบาตรจากสหรัฐฯ Huawei จึงพลิกเกมครั้งใหญ่ นำเสนอแนวทางใหม่ที่ไม่พึ่งพาการย่อส่วนชิปแบบเดิม ๆ แต่หันไปมุ่งเน้นที่การจัดการ “เวลา” แทน โดยตั้งเป้าที่จะบรรลุความหนาแน่นของทรานซิสเตอร์เทียบเท่าเทคโนโลยีการผลิตระดับ 1.4 นาโนเมตร ภายในปี 2031

ในงานสัมมนา IEEE ISCAS 2026 ที่นครเซี่ยงไฮ้เมื่อปลายเดือนพฤษภาคมที่ผ่านมา He Tingbo ประธานหน่วยธุรกิจเซมิคอนดักเตอร์ของ Huawei ได้เผยโฉมกรอบแนวคิดใหม่ที่เรียกว่า “Tau Scaling Law” ซึ่ง TrendForce บริษัทวิเคราะห์ตลาดชื่อดังระบุว่า นี่เป็นครั้งแรกที่หลักการพัฒนาเซมิคอนดักเตอร์ซึ่งมีจุดกำเนิดจากประเทศจีน ถูกนำเสนอเพื่อใช้เป็นมาตรฐานใหม่ของอุตสาหกรรม

Tau แทน Nanometers: เมื่อ “ความเร็ว” สำคัญกว่า “ขนาด”

แนวคิดหลักของ Tau Scaling Law คือการเปลี่ยนผ่านจากการลดขนาดทางเรขาคณิต (Geometric Scaling) มาเป็นการควบคุมสเกลด้านเวลา (Time-based Scaling) ตัวแปรสำคัญจะไม่ใช่ขนาดของทรานซิสเตอร์อีกต่อไป แต่เป็นค่าคงที่ของเวลา หรือ τ (Tau) ซึ่งก็คือเวลาที่สัญญาณและข้อมูลใช้ในการเดินทางผ่านระบบภายในชิป

Huawei มองว่า หากลดเวลาการเดินทางของสัญญาณตรงนี้ได้ ประสิทธิภาพและการประหยัดพลังงานก็จะสูงขึ้น โดยไม่จำเป็นต้องง้อกระบวนการผลิตที่มีโหนดเล็ก ๆ เสมอไป เพื่อรองรับแนวคิดนี้ Huawei ได้พัฒนาโครงสร้างการทำงานร่วมกัน 4 ระดับ ได้แก่:

• ระดับอุปกรณ์ (Device Level): ลดความต้านทานและค่าความจุไฟฟ้าแฝง เพื่อลดเวลาหน่วง (RC delay) ของสัญญาณที่ระดับรากฐาน
• ระดับวงจร (Circuit Level) ด้วยเทคโนโลยี LogicFolding: ฉีกกรอบการจัดเรียงวงจรแบบแบนราบ 2 มิติ สู่การจัดวางแบบ 3 มิติ ช่วยร่นระยะทางของสัญญาณ ทำให้ระบบทำงานเร็วขึ้นโดยที่ทรานซิสเตอร์ไม่ต้องเล็กลง
• ระดับชิป (Chip Level): บูรณาการการออกแบบซอฟต์แวร์ สถาปัตยกรรม และซิลิคอนเข้าด้วยกัน เพื่อควบคุมการไหลของชุดคำสั่งและข้อมูลอย่างแม่นยำ
• ระดับระบบ (System Level): ใช้โปรโตคอล UnifiedBus กำหนดรูปแบบการเชื่อมต่อใหม่สำหรับระบบประมวลผล เพื่อลดความหน่วง (Latency) ในการสื่อสารระดับระบบให้เหลือน้อยที่สุด

LogicFolding ในโลกการผลิตจริง: เตรียมพบกันใน Kirin ปี 2026

สถาปัตยกรรมใหม่นี้จะถูกนำมาใช้อย่างเต็มรูปแบบครั้งแรกในชิปเซ็ตตระกูล Kirin ที่มีกำหนดเปิดตัวในช่วงฤดูใบไม้ร่วงปี 2026

ข้อมูลจากเวทีสัมมนาระบุว่า เทคโนโลยี LogicFolding จะช่วยเพิ่มความหนาแน่นของทรานซิสเตอร์ได้ถึง 55% และประหยัดพลังงานขึ้น 41% เมื่อเทียบกับการออกแบบสถาปัตยกรรมแบบดั้งเดิม ซึ่งผลลัพธ์ทั้งหมดนี้เกิดจากการจัดเรียงโครงสร้างตรรกะใหม่ในรูปแบบ 3 มิติ ไม่ใช่มาจากการอัปเกรดเครื่องจักรผลิตชิปแต่อย่างใด นอกจากนี้ ตลอด 6 ปีที่ผ่านมา Huawei ยังแอบซุ่มประยุกต์ใช้ Tau Scaling Law ในชิปสมาร์ทโฟน เครือข่าย และ AI มาแล้วกว่า 381 รุ่น

เป้าหมายปี 2031 ในการเทียบชั้น 1.4 นาโนเมตร ของ Huawei นับเป็นเรื่องท้าทาย (โดยคู่แข่งอย่าง TSMC และ Intel ตั้งเป้าเทคโนโลยีระดับนี้ไว้ในช่วงปี 2028-2029) แม้ปัจจุบันจะยังไม่มีผลการทดสอบประสิทธิภาพจากหน่วยงานอิสระออกมายืนยัน แต่ความเคลื่อนไหวนี้สะท้อนนัยยะทางภูมิรัฐศาสตร์อย่างชัดเจน

การที่สหรัฐฯ ตัดวงจรไม่ให้ Huawei เข้าถึงเครื่องจักรผลิตชิปขั้นสูง กลายเป็นตัวเร่งปฏิกิริยาให้ Tau Scaling Law ถือกำเนิดขึ้น เพื่อตอบคำถามที่ว่า “เราจะสร้างชิปที่แรงขึ้นได้อย่างไร หากเส้นทางการย่อขนาดแบบเดิมถูกปิดตาย?”

หากวิธีการนี้ประสบความสำเร็จเมื่อใช้งานจริง จะยิ่งตอกย้ำภาพความพยายามในการพึ่งพาตนเองของระบบนิเวศเซมิคอนดักเตอร์จีน ซึ่งสอดคล้องกับสถานการณ์ที่ผู้บริหารระดับสูงของทั้งค่าย Nvidia และ AMD ต่างออกมายอมรับว่า พวกเขากำลังสูญเสียโอกาสในตลาดชิป AI ระดับไฮเอนด์ของจีนไปอย่างยากที่จะหวนกลับ

ที่มา: https://www.all-about-industries.com/huawei-will-achieve-14-nm-equivalent-by-2031-a-b8b529741fa78f3491719323c4398243/