Siemens และ TSMC ขยายความร่วมมือเชิงลึก เร่งนวัตกรรมการออกแบบและบูรณาการเซมิคอนดักเตอร์ขั้นสูง

Siemens Digital Industries Software และ TSMC ได้ขยายความร่วมมืออันยาวนานให้ลึกซึ้งยิ่งขึ้น เพื่อขับเคลื่อนนวัตกรรมในการออกแบบและบูรณาการเซมิคอนดักเตอร์ขั้นสูง โดยมีเป้าหมายร่วมกันในการเสริมสร้างศักยภาพของผลิตภัณฑ์และช่วยให้ลูกค้ารับมือกับความท้าทายในอนาคต

ความร่วมมือครั้งนี้มุ่งเน้นไปที่ การรับรองใหม่สำหรับเครื่องมือ EDA ของ Siemens (Calibre nmDRC, nmLVS, YieldEnhancer และ PERC) สำหรับกระบวนการผลิตขั้นสูง N2P และ A16 ของ TSMC นอกจากนี้ แพลตฟอร์ม Analog FastSPICE (AFS) และ Solido ยังได้รับการตรวจสอบความถูกต้องสำหรับเทคโนโลยีเหล่านี้ และเป็นส่วนหนึ่งของ Customer Design Reference Flow (CDRF) อย่างเป็นทางการ ทำให้ลูกค้ามีขั้นตอนการตรวจสอบขั้นสุดท้ายที่ครอบคลุมสำหรับการออกแบบอนาล็อก, สัญญาณผสม และหน่วยความจำขั้นสูง

สำหรับภาคอุตสาหกรรม โซลูชัน Calibre 3DSTACK ได้รับการรับรองสำหรับเทคโนโลยี 3DFabric และมาตรฐาน 3Dblox ของ TSMC ทั้งสองบริษัทยังร่วมมือกันในการบูรณาการเทคโนโลยี AFS และ Calibre เข้ากับแพลตฟอร์ม optical COUPE ของ TSMC

นอกจากนี้ กระบวนการทำงานบนคลาวด์ ก็มีความสำคัญ โดยเครื่องมือของ Siemens เจ็ดรายการได้รับการรับรองสำหรับการตรวจสอบขั้นสุดท้ายที่พร้อมสำหรับการผลิตบน AWS cloud ความร่วมมือนี้ยังครอบคลุมถึงการพัฒนาเทคโนโลยี A14 ในอนาคต ซึ่งจะเสริมสร้างรากฐานทางเทคโนโลยีสำหรับแอปพลิเคชัน AI, ยานยนต์, ไฮเปอร์สเกล และโทรศัพท์มือถือ

ที่มา : https://www.all-about-industries.com/siemens-and-tsmc-strengthen-alliance-for-advanced-semiconductor-design-a-b28f9bdbc1a15e96c4a7e877596c480b/

About pawarit

Check Also

DBD เปิดตัว “ไทยช่วยไทย เพิ่มรายได้ SME ไทย”หนุนรายได้ SME ทั่วประเทศ ผ่าน ThailandPostMart และ Nex Gen Commerce [PR]

กระทรวงพาณิชย์เปิดตัวโครงการ “ไทยช่วยไทย เพิ่มรายได้ SME ไทย” อย่างเป็นทางการ นำโดย คุณศุภจี สุธรรมพันธุ์ รองนายกรัฐมนตรีและรัฐมนตรีว่าการกระทรวงพาณิชย์ เป็นประธานพิธีเปิด ณ ห้องประชุมบุรฉัตรไชยากร สำนักงานปลัดกระทรวงพาณิชย์ โครงการนี้เกิดขึ้นจากความร่วมมือระหว่าง …

Huawei เปิดตัวเทคโนโลยีชิปใหม่ ลุยเป้าหมายเทียบชั้น 1.4 นาโนเมตร ภายในปี 2031

เมื่อกฎของมัวร์ (Moore’s Law) ที่เน้นการลดขนาดทรานซิสเตอร์กำลังเดินมาถึงขีดจำกัดทางฟิสิกส์และต้นทุน ประกอบกับกำแพงมาตรการคว่ำบาตรจากสหรัฐฯ Huawei จึงพลิกเกมครั้งใหญ่ นำเสนอแนวทางใหม่ที่ไม่พึ่งพาการย่อส่วนชิปแบบเดิม ๆ แต่หันไปมุ่งเน้นที่การจัดการ “เวลา” แทน โดยตั้งเป้าที่จะบรรลุความหนาแน่นของทรานซิสเตอร์เทียบเท่าเทคโนโลยีการผลิตระดับ 1.4 นาโนเมตร …